



LT168

Uart TFT Display Controller

串口屏控制芯片

简易版规格书

V2.1

版本记录

版本	日期	说明
V1.0	2023/10/16	● 初版
V1.1	2024/1/18	● 更新第 2.2 节信号特性说明 ● 更新第 6 章原理图 ● 更新图 3-4: LT168B 与 RGB 接口的 TFT 屏连接
V1.5	2024/6/11	● 新增表 3-1: LT168B 用于 RGB 屏是否外加 PSRAM 的差异 ● 新增 5.4 节 VDD Power Up 时序 ● 更新第 6 章原理图
V2.0	2024/8/16	● 更新表 3-1: LT168B 外加 PSRAM 的显示功能差异 ● 新增第 7.3 節芯片接地焊盘的 PCB 设计
V2.1	2025/7/11	● 新增圖 3-16 外加专用复位芯片参考原理图

版权说明

本文件之版权属于 乐升半导体 所有，若需要复制或复印请事先得到 乐升半导体 的许可。本文件记载之信息虽然都有经过校对，但是 乐升半导体 对文件使用说明的规格不承担任何责任，文件内提到的应用程序仅用于参考，乐升半导体 不保证此类应用程序不需要进一步修改。乐升半导体 保留在不事先通知的情况下更改其产品规格或文件的权利。有关最新产品信息，请访问我们的网站 <Http://www.levetop.cn>。

目 录

版本记录	2
版权说明	2
目 录	3
图附录	5
表附录	6
1. LT168 介绍	7
1.1. 基本简介	7
1.2. 内部方块图	8
1.3. 功能说明	9
1.3.1. 32-bits RISC 处理器内核	9
1.3.2. 内建 768K Bytes 静态内存 SRAM	9
1.3.3. QSPI Flash 闪存	9
1.3.4. 8K Bytes ROM	9
1.3.5. 32K Bytes 高速缓存	9
1.3.6. 外部总线控制器	9
1.3.7. RGB 显示控制器	10
1.3.8. DMA 控制器	10
1.3.9. 复位 (Reset)	10
1.3.10. 四组 PIT (Periodic Interval Timer)	10
1.3.11. 看门狗定时器 (Watchdog Timer)	10
1.3.12. Real Time Clock 时钟	11
1.3.13. GPIO 与中断接口 (EPORT)	11
1.3.14. 四线串口 SPI 模块 (QSPI)	11
1.3.15. 串口通讯模块 (SCI / Uart)	11
1.3.16. Canbus 控制器	12
1.3.17. USB 2.0 Full Speed 控制器	13
1.3.18. 两组 PWM 控制器	13
1.3.19. 8 通道 ADC 转换器	13
1.3.20. 两组模拟比较器 (Comparator)	14
1.3.21. 电源管理单元 (PMU)	14
1.3.22. 电压侦测器	14
1.3.23. 内部时钟	14
1.3.24. 内部晶振时钟	14
1.4. 系统应用方块图	15

1.5. TFT 模块应用图.....	15
2. 引脚信号说明.....	16
2.1. 芯片脚位图	16
2.2. 信号特性	18
2.3. 信号说明	22
2.4. LT168A 与 LT168B 之比较.....	28
3. 硬件接口	29
3.1. 主控端 MCU 通讯接口	29
3.2. TFT LCD 屏的控制接口	29
3.3. QSPI 接口	32
3.4. LCD 触控屏接口	32
3.5. 时钟信号源接口.....	33
3.6. LCD 背光控制接口.....	33
3.7. Can Bus 接口.....	34
3.8. 声音输出接口	35
3.9. RTC (Real Time Clock) 的时钟源与电源.....	35
3.10. 复位 (Reset)	36
3.11. USB 接口.....	37
3.12. SPI/Uart 扩展接口	37
4. 内存与寄存器配置.....	38
4.1. 简要说明	38
4.2. 地址配置图	38
5. 电气特性	40
5.1. 极限参数	40
5.2. DC 电气参数	40
5.3. ESD 保护规格	41
5.4. VDD 上电时序.....	42
6. 参考原理图.....	43
7. 封装讯息	48
7.1. LT168A (QFN-48pin)	48
7.2. LT168B (QFN-68pin)	50
7.3. 芯片接地焊盘的 PCB 设计.....	51

图附录

图 1-1: LT168A 和 LT168B 外观图.....	8
图 1-2: 内部方块图.....	8
图 1-3: LT168 系统应用方块图.....	15
图 1-4: TFT LCD 模块应用图	15
图 2-1: LT168A (QFN48) 脚位图.....	16
图 2-2: LT168B (QFN68) 脚位图.....	17
图 3-1: LT168 的串口和主控 MCU 的通讯	29
图 3-2: LT168A 与 8 位 8080 并行接口的 TFT 屏连接.....	29
图 3-3: LT168B 与 16 位 8080 并行接口的 TFT 屏连接.....	30
图 3-4: LT168B 与 RGB 接口的 TFT 屏连接.....	30
图 3-5: LT168B 与 QSPI 接口的 TFT 屏连接	31
图 3-6: LT168 连接 QSPI Flash 原理图	32
图 3-7: LT168 连接到电阻触控屏.....	32
图 3-8: LT168 连接到电容触控屏.....	32
图 3-9: 外部的 12MHz 晶振原理图.....	33
图 3-10: TFT LCD 背光控制参考原理图 - 1	33
图 3-11: TFT LCD 背光控制参考原理图 - 2.....	34
图 3-12: Canbus 驱动原理图	34
图 3-13: 声音输出参考原理图.....	35
图 3-14: RTC 时钟源与外部电池电源的参考原理图	35
图 3-15: 外部复位参考原理图.....	36
图 3-16: 外加专用复位芯片参考原理图	36
图 3-17: LT168 连接到 USB 端口的应用电路.....	37
图 3-18: 额外的 SPI、Uart 接口参考原理图	37
图 4-1: 地址配置图.....	38
图 5-1: VDD 上电要求时序图	42
图 6-1: LT168A 接 8bit 8080 MCU 屏的参考原理图.....	43
图 6-2: LT168A 接 SPI MCU 屏的参考原理图	44
图 6-3: LT168B 接 16bit 8080 MCU 屏的参考原理图	45
图 6-4: LT168B 接 RGB 屏的参考原理图.....	46
图 6-5: LT168B 接 QSPI 屏的参考原理图	47
图 7-1: LT168A 外观尺寸图	48
图 7-2: LT168B 外观尺寸图	50
图 7-3: LT168B 底部焊盘 PCB 的设计建议-1.....	51
图 7-4: LT168B 底部焊盘 PCB 的设计建议-2.....	52

表附录

表 1-1: LT168 型号.....	7
表 2-1: 信号特性说明.....	18
表 2-2: 引脚信号说明.....	22
表 2-3: LT168 比较表	28
表 3-1: LT168B 是否外加 PSRAM 的显示功能差异.....	31
表 4-1: 硬件模块与寄存器地址的配置图	39
表 5-1: 电气极限参数表	40
表 5-2: IO 电气参数表(3.3V).....	40
表 5-3: 电源特性.....	41
表 5-4: ESD 保护规格.....	41
表 5-5: VDD 上电 (Power Up) 特性.....	42
表 7-1: LT168A 封装尺寸参数	49
表 7-2: LT168B 封装尺寸参数	50

1. LT168 介绍

1.1. 基本简介

LT168 是一款串口屏 TFT 显示控制芯片。它包含一个 32 位 MCU 和图形显示模块，提供串口通信协议，支持 8 位或 16 位并口的 8080 MCU 接口或是 SPI/QSPI 串口接口，同时分辨率 800*480 以内的 TFT 屏。其中 LT168B 还支持 480*480 像素以内的 RGB 接口的 TFT 屏。

LT168 支持 乐升半导体 (Levetop Semiconductor) 的 UI 显示编辑软件 UI_Editor-II。它可以根据产品 TFT 显示面板的分辨率，快速地将显示素材 (UI) 及运作逻辑进行规划和导入到外部的闪存内。这可以帮助开发人员缩短使用 TFT 显示面板的产品的开发时间。在 UI 编辑软件 “UI_Editor-II” 进行导入设计和验证后，主控端 MCU 通过串行 Uart 接口与 LT168 进行通信，LT168 内部 Flash 的通信程序会根据 UI_Editor-II 的设计结果，对开发者从主机发出的串口命令进行解析，并将该命令所要显示的 UI 数据传到到 TFT 屏上。有关详细说明，请参阅 “UI_Editor-II” 应用说明。

LT168 嵌入了一个以最大 200MHz 频率运作的高性能 32 位 RISC 内核、高速内存（包括 768KB SRAM、8K 字节 ROM）、一个 32K 字节双向集关联缓存、支持高达 256M 字节的四信道 SPI 闪存接口，以及一系列增强型外设和 I/O 口。提供了标准通信接口（3 个主 QSPI、3 个 UART、1 个 USB2.0 F/S 控制器、1 个 I2C 和 CANBus 控制器）、8080 MCU 显示面板接口（支持 8080 总线，可与 MCU 面板连接）和 RGB 显示面板接口、定时器（最多 4 个通用 16 位定时器、8 个 PWM 定时器、1 个异步看门狗定时器和 1 个 RTC 定时器），ADC 模拟模块（1 个 1 MSPS ADC，带 8 通道和 2 个比较器）。LT168 还支持 Little VGL 的 GUI 图形库，具有良好的显示流畅性和优异的性价比。

由于含有高容量的 Flash、SRAM 及众多 IO 接口，LT168A/B 也可以将部分资源作为主控的 MCU，将主控及 TFT 显示功能由一颗 LT168A/B 来完成，它的显示功能非常适合用在低分辨率 TFT-LCD 屏的电子产品上，如用来取代原单色屏产品，或是增加产品质感、档次，不会造成产品原主控端 MCU 太多的负担，可应用于各式车载周边、小家电、智能家电、手持控制设备、工业控制板、电子仪器、医疗设备、小型检测设备、小电摩、个人医美、充电设备、水电表、带屏智能音箱、洗脱机、机器人等产品。

LT168 的工作频率高达 200MHz。温度范围为 -40°C 至 105°C，工作电压为 3.3V。LT168 有两个不同封装的型号，如下所示：

表 1-1：LT168 型号

型号	封装	内建 Flash	内建 SRAM	适用的 TFT 屏
LT168A	QFN48 (6*6 mm ²)	512K Bytes	256K Bytes + 512K Bytes	● 8-bits 8080 MCU 接口 TFT 屏
LT168B	QFN68 (8*8 mm ²)	2M Bytes	256K Bytes + 512K Bytes	● 8/16-bits 8080 MCU 接口 TFT 屏 (Max. 800*480) ● RGB 565 接口 TFT 屏 (Max. 480*480) ● QSPI 接口 TFT 屏




图 1-1: LT168A 和 LT168B 外观图

1.2. 内部方块图




图 1-2: 内部方块图

1.3. 功能说明

1.3.1. 32-bits RISC 处理器内核

- 32-bits load/store reduced instruction set computer (RISC) architecture with fixed 16-bits instruction length
- 16 entry 32-bits general-purpose register file
- Efficient 3-stage execution pipeline, hidden from application software
- Single-cycle instruction execution for many Instructions, three cycles for branches
- Support for byte/halfword/word memory accesses
- Embedded interrupt controller, support nested vector interrupts
- Single-cycle 32-bits x 32-bits hardware integer multiplier array
- 3~13 cycles hardware integer divider array

1.3.2. 内建 768K Bytes 静态内存 SRAM

- Single cycle byte, half-word (16-bits), and word (32-bits) reads and writes
- Two segment for improving performance at certain application
 - System RAM: 256K Bytes and address range from 0x800000 to 0x83FFFF.
 - Display RAM: 512K Bytes and address range from 0x840000 to 0x8BFFFF

1.3.3. QSPI Flash 闪存

- LT168A 内建 512K Bytes QSPI Flash, 支持 乐升半导体 串口通讯软件
- LT168B 内建 2M Bytes QSPI Flash, 支持 乐升半导体 串口通讯软件
- 工程样片内含有 Bootloader 引导程序, 批量出货的则不含 Bootloader (空白片)

1.3.4. 8K Bytes ROM

- Single cycle byte, half-word (16-bits), and word (32-bits) reads access

1.3.5. 32K Bytes 高速缓存

- 2-way set -associative organization
- Two AHB bus interfaces, a master and a slave interface

1.3.6. 外部总线控制器

- Programmable wait states -up to 16 wait states can be programmed before the access terminated
- One programmable asynchronous active-low chip selects.
- Programmable chip selects wait cycle
 - To interface with various panels, up to 16 chip selects asserted cycle can be programmed
- Programmable read/write asserted cycle
- Programmable read/write negated cycle
- Support 8/16-bits port size.
- Support 8080 standard bus

- Support 8080 MCU Type TFT Panel:
 - 800 x 480
 - 480 x 272
 - 480 x 320
 - 320 x 240 or Less

1.3.7. RGB 显示控制器

- Data frame format: Red: 5, Green: 6, Blue: 5
- Supported resolution ratio:
 - 480 x 480
 - 480 x 272 or Less
- Timing of the interface signals is configurable
 - Polarity and pixel clock polarity is configurable

1.3.8. DMA 控制器

- 32 independent programmable DMA controller channels
- Data transfers in 8, 16, 32-bits
- Support single transfer, Burst 4, 8,16 transfer, and burst always under a special case.
- Support single cycle transfer
- Support automatic transfer mode
- Support LLI transfer mode
- Follow a fixed priority rule

1.3.9. 复位 (Reset)

- Internal power on reset circuit
- Five sources of reset:
 - Power-on Reset
 - External Pin
 - Software Reset
 - Watchdog Timer
 - Program Voltage Detect Reset
- Status flag indicates source of the last reset

1.3.10. 四组 PIT (Periodic Interval Timer)

- 16-bits counter with modulus "initial count" register
- Selectable as free running or count down
- 16 selectable prescalers — 2^0 to 2^{15}
- Support DMA interface

1.3.11. 看门狗定时器 (Watchdog Timer)

- 16-bits counter with modulus "initial count" register
- Pause option for low-power modes
- Up to 2000ms service time

1.3.12. Real Time Clock 时钟

- Support loading time data to and reading time data from seconds, minutes, hours and days counters
- Support alarm settings
- Interrupt sources:
 - Second, Minute, Hour, Day interrupts
 - Programmable alarm interrupts
 - 1KHz/32KHz periodic interrupts

1.3.13. GPIO 与中断接口 (EPORT)

- Eight Channels for each EPORT
- Rising/falling edge select
- Low/High level sensitive
- Interrupt pins configurable as general-purpose I/O

1.3.14. 四线串口 SPI 模块 (QSPI)

- Serial-master operation
- DMA controller interface
- Enables the SSI to interface to a DMA controller over the bus using handshaking interface for transfer requests.
- Clock stretching support in enhanced SPI transfers
- Data item size (4 to 32-bits) – Item size of each data transfer is under control of the programmer
- Configurable depth of the transmit and receive FIFO buffers from 2 to 256 words deep. The FIFO width is fixed at 32-bits
- Enhanced SPI support
- Execute in Place (XIP) mode support

1.3.15. 串口通讯模块 (SCI / Uart)

- Full-duplex, standard non-return-to-zero (NRZ) format
- Programmable baud rates (13-bits modulo divider) with configurable oversampling ratio from 4x to 256x
- Interrupt, polled operation
 - Transmit data register empty and transmission complete
 - Receive data register full
 - Receive overrun, parity error, framing error, and noise error
 - Idle receiver detect
 - Active edge on receive pin
 - Break detect supporting LIN
 - Receive Data Match
- Hardware parity generation and checking
- Programmable 8-bits, 9-bits or 10-bits character length
- Programmable 1-bit or 2-bits stop bits
- Three receiver wakeup methods:

- Idle line wakeup
- Address mark wakeup
- Receive data match
- Automatic address matching to reduce ISR overhead:
 - Address mark matching
 - Idle line address matching
 - Address Match Start, Address Match End
- Optional 13-bits break character generation / 11-bits break character detection
- Configurable idle length detection, supporting 1, 2, 4, 8, 16, 32, 64 or 128 idle characters
- Selectable transmitter output and receiver input polarity
- Selectable IrDA 1.4 Return-to-Zero-Inverted (RZI) format with programmable pulse width
- Independent FIFO structure for “transmit” and “receive”
 - Separate configurable watermark for “receive” and “transmit” requests
 - Option for receiver to assert request after a configurable number of idle characters if the “receive” FIFO is not empty

1.3.16. Canbus 控制器

- Full implementation of the CAN protocol specification, version 2.0B
 - Standard data and remote frames
 - Extended data and remote frames
 - 0–8 bytes data length
 - Programmable bit rate up to 1 Mbit/s
 - Content-related addressing
- 64 Message Buffers of zero to eight bytes data length
- Each MB configurable as Rx or Tx, all supporting standard and extended messages
- Individual Rx Mask Registers per Message Buffer
- Includes either 1056 bytes (64 MBs) of SRAM used for MB storage
- Includes either 256 bytes (64 MBs) of SRAM used for individual Rx Mask Registers
- Full featured Rx FIFO with storage capacity for 6 frames and internal pointer handling
- Powerful Rx FIFO ID filtering, capable of matching incoming IDs against either 8 extended, 16 standard or 32 partial (8-bits) IDs, with individual masking capability
- Programmable clock source to the CAN Protocol Interface, either bus clock or crystal oscillator
- Unused MB and Rx Mask Register space can be used as general purpose SRAM space
- Listen-only mode capability
- Programmable loop-back mode supporting self-test operation
- Programmable transmission priority scheme: lowest ID, lowest buffer number or highest priority
- Time Stamp based on 16-bits free-running timer
- Global network time, synchronized by a specific message
- Maskable interrupts
- Independent of the transmission medium (an external transceiver is assumed)
- Short latency time due to an arbitration scheme for high-priority messages
- Low power mode
- Hardware cancellation on Tx message buffers

1.3.17. USB 2.0 Full Speed 控制器

- Supports internal reference clock or external 12MHz crystal reference clock
- Compliant with USB2.0 full speed specification with on-chip integrated PHY module
- Supports FS (12Mbps) mode
- Supports up to 8 endpoints, including endpoint 0
- All endpoints except endpoint 0 can support interrupt and bulk transfer
- All endpoints except endpoint 0 can be configured as 8, 16, 32, 64 bytes FIFO size
- Endpoint 0 supports control transfer

1.3.18. 两组 PWM 控制器

- Four channel each PWM controller
- Programmable period
- Programmable duty cycle
- Two Dead-Zone generator
- Capture function
- Pins can be configured as general-purpose I/O

1.3.19. 8 通道 ADC 转换器

- High performance
 - 12-bits, 10-bits, 8-bits or 6-bits configurable resolution
 - ADC conversion time: 1.0 μ s for 12-bits resolution (1 MHz), 0.88 μ s conversion time for 10-bits resolution, faster conversion times can be obtained by lowering resolution.
 - Programmable sampling time
 - Data alignment with built-in data coherency
 - DMA support
- Low power
 - PLCK frequency can be reduced for low power operation while still keeping optimum ADC performance. For example, 1.0 μ s conversion time is kept, whatever the frequency of PLCK
 - Wait mode: to prevent ADC overrun in applications under low frequency PLCK
 - Auto off mode: ADC is automatically powered off except during the active conversion phase. This dramatically reduces the power consumption of the ADC.
- Analog input channels
 - 8 external analog inputs
- Start-of-conversion can be initiated:
 - By software
 - By hardware triggers with configurable polarity
- Conversion modes
 - Can convert a single channel or can scan a sequence of channels.
 - Single mode converts selected inputs once per trigger
 - Continuous mode converts selected inputs continuously
 - Discontinuous mode
- Interrupt generation at the end of sampling, end of conversion, end of sequence conversion, and in case of analog watchdog or overrun events.
- Analog watchdog
- Single-ended and differential-input configurations Converter uses an internal reference or an external reference

1.3.20. 两组模拟比较器 (Comparator)

- Programmable response time
- Programmable hysteresis
- Support analog input multiplexer with nine selection
- Two optional output: filtered or asynchronous output
- Selectable rising/falling edge interrupt

1.3.21. 电源管理单元 (PMU)

- Support on-chip 1.2V LDO with maximum load current 100mA
- 1.2V LDO support two mode: lower power, high power

1.3.22. 电压侦测器

- Programmable voltage detector

1.3.23. 内部时钟

- 128KHz on-chip oscillator clock for watchdog and PMU
- PLL clock which can be used for system clock
- 48MHz USB PLL clock which can be used for USB SIE

1.3.24. 内部晶振时钟

- Up to 20Mhz external crystal oscillator clock which can be used for system clock
- 32.768Khz external crystal oscillator clock which can be used for RTC

1.4. 系统应用方块图




图 1-3: LT168 系统应用方块图

1.5. TFT 模块应用图




图 1-4: TFT LCD 模块应用图

2. 引脚信号说明

LT168 有两种封装及型号，分别如下：

- QFN48 (6*6 mm²) – LT168A
- QFN68 (8*8 mm²) – LT168B

2.1. 芯片脚位图




图 2-1：LT168A (QFN48) 脚位图




图 2-2: LT168B (QFN68) 脚位图

2.2. 信号特性

表 2-1：信号特性说明

引脚名称	复用信号 1	复用信号 2	脚位		Qty.	Dir	Default Dir *2	Pullup *3	IO Type *4
			LT168A	LT168B					
SCI (6)									
RXD0*1	INT2[1]	-	19	29	1	I/O	I	PullUp	PBCUL16R
TXD0	INT2[0]	-	18	28	1	I/O	O(H)	-	PBCUL16R
RXD1	INT2[3]	-	21	31	1	I/O	I	PullUp	PBCUL16R
TXD1	INT2[2]	-	20	30	1	I/O	O(H)	-	PBCUL16R
RXD2	PGMCK	INT2[5]	44	64	1	I/O	I	PullUp	PBCUL16R
TXD2	PGMIO	INT2[4]	37	57	1	I/O	I	PullUp	PBCUL16R
USB (2)									
DP	-	-	1	1	1	Analog	Hiz	-	-
DM	-	-	2	2	1	Analog	Hiz	-	-
I2C (2)									
SCL	GPIO_SCL	-	-	56	1	I/O	I	PullUp	PBCUL16R
SDA	GPIO_SDA	-	-	55	1	I/O	I	PullUp	PBCUL16R
QSPI (18)									
QSIO2[3]	PWM1[1]	-	-	22	1	I/O	I	PullDown	PBCD24R
QSIO2[2]	PWM1[0]	-	-	20	1	I/O	I	PullDown	PBCD24R
QSIO2[1]	PWM0[3]	-	14	19	1	I/O	I	PullDown	PBCD24R
QSIO2[0]	PWM0[2]	-	13	18	1	I/O	I	PullDown	PBCD24R
QSCK2	PWM0[1]	-	12	17	1	I/O	I	PullDown	PBCD24R
QSCS2#	PWM0[0]	-	11	16	1	I/O	I	PullDown	PBCD24R
QSIO1[3]	-	-	42	62	1	I/O	I	PullUp	PBCU24R
QSIO1[2]	-	-	41	61	1	I/O	I	PullUp	PBCU24R
QSIO1[1]	-	-	40	60	1	I/O	I	PullUp	PBCU24R
QSIO1[0]	-	-	39	59	1	I/O	I	PullUp	PBCU24R
QSCK1	-	-	43	63	1	O	O(L)	-	PBCU24R
QSCS1#	-	-	38	58	1	O	O(H)	-	PBCU24R
QSIO0[3] *5	-	-	-	-	1	I/O	I	PullUp	PBCU24R
QSIO0[2]	-	-	-	-	1	I/O	I	PullUp	PBCU24R
QSIO0[1]	-	-	-	-	1	I/O	I	PullUp	PBCU24R
QSIO0[0]	-	-	-	-	1	I/O	I	PullUp	PBCU24R
QSCK0	-	-	-	-	1	O	O(L)	-	PBCU24R
QSCS0#	-	-	-	-	1	O	O(H)	-	PBCU24R
PWM0 (4)									
PWM0[3]	QSIO2[1]	-	14	19	1	I/O	I	PullDown	PBCD24R

引脚名称	复用信号 1	复用信号 2	脚位		Qty.	Dir	Default Dir *2	Pullup *3	IO Type *4
			LT168A	LT168B					
PWM0[2]	QSIO2[0]	-	13	18	1	I/O	I	PullDown	PBCD24R
PWM0[1]	QSCK2	-	12	17	1	I/O	I	PullDown	PBCD24R
PWM0[0]	QSCS2#	-	11	16	1	I/O	I	PullDown	PBCD24R
PWM1 (4)									
PWM1[3]	-	-	15	24	1	I/O	I	PullDown	PBCD24R
PWM1[2]	-	-	-	23	1	I/O	I	PullDown	PBCD24R
PWM1[1]	QSIO2[3]	-	-	22	1	I/O	I	PullDown	PBCD24R
PWM1[0]	QSIO2[2]	-	-	20	1	I/O	I	PullDown	PBCD24R
ADC (8)									
AIN[7]	INT0[7]	-	9	13	1	Analog	Hiz	-	PVDD1ANPR
AIN[6]	INT0[6]	-	8	11	1	Analog	Hiz	-	PVDD1ANPR
AIN[5]	INT0[5]	-	7	9	1	Analog	Hiz	-	PVDD1ANPR
AIN[4]	INT0[4]	-	6	7	1	Analog	Hiz	-	PVDD1ANPR
AIN[3]	INT0[3]	-	-	12	1	Analog	Hiz	-	PVDD1ANPR
AIN[2]	INT0[2]	-	-	10	1	Analog	Hiz	-	PVDD1ANPR
AIN[1]	INT0[1]	-	-	8	1	Analog	Hiz	-	PVDD1ANPR
AIN[0]	INT0[0]	-	-	6	1	Analog	Hiz	-	PVDD1ANPR
Edge Port 0 (8)									
INT0[7]	AIN[7]	-	9	13	1	I/O	Hiz	-	PBCUL16R
INT0[6]	AIN[6]	-	8	11	1	I/O	Hiz	-	PBCUL16R
INT0[5]	AIN[5]	-	7	9	1	I/O	Hiz	-	PBCUL16R
INT0[4]	AIN[4]	-	6	7	1	I/O	Hiz	-	PBCUL16R
INT0[3]	AIN[3]	-	-	12	1	I/O	Hiz	-	PBCUL16R
INT0[2]	AIN[2]	-	-	10	1	I/O	Hiz	-	PBCUL16R
INT0[1]	AIN[1]	-	-	8	1	I/O	Hiz	-	PBCUL16R
INT0[0]	AIN[0]	-	-	6	1	I/O	Hiz	-	PBCUL16R
Edge Port 1 (7)									
INT1[7]	-	-	24	34	1	I/O	I	PullUp	PBCUL16R
INT1[6]	RSTOUT	-	-	26	1	I/O	O	-	PBCUL16R
INT1[5]	EBI_CS#	TFT_PCLK	36	54	1	I/O	O(H)	-	PBCU24R
INT1[4]	EBI_RD#	TFT_HS	33	51	1	I/O	O(H)	-	PBCU24R
INT1[2]	EBI_WR#	TFT_VS	34	52	1	I/O	O(H)	-	PBCU24R
INT1[1]	EBI_RS	TFT_DE	35	53	1	I/O	O(L)	-	PBCU24R
INT1[0]	CLKOUT	-	17	27	1	I/O	O	-	PBCUL16R
Edge Port 2 (8)									

引脚名称	复用信号 1	复用信号 2	脚位		Qty.	Dir	Default Dir *2	Pullup *3	IO Type *4
			LT168A	LT168B					
INT2[7]	CANRX	-	23	33	1	I/O	I	PullUp	PBCUL16R
INT2[6]	CANTX	-	22	32	1	I/O	O(H)	-	PBCUL16R
INT2[5]	RXD2	PGMCK	44	64	1	I/O	I	PullUp	PBCUL16R
INT2[4]	TXD2	PGMIO	37	57	1	I/O	I	PullUp	PBCUL16R
INT2[3]	RXD1	-	21	31	1	I/O	I	PullUp	PBCUL16R
INT2[2]	TXD1	-	20	30	1	I/O	O(H)	-	PBCUL16R
INT2[1]	RXD0	-	19	29	1	I/O	I	PullUp	PBCUL16R
INT2[0]	TXD0	-	18	28	1	I/O	O(H)	-	PBCUL16R
Programming Port (2)									
PGMCK	RXD2	INT2[5]	44	64	1	I/O	I	PullUp	PBCUL16R
PGMIO	TXD2	INT2[4]	37	57	1	I/O	I	PullUp	PBCUL16R
CLOCK (5)									
EXTAL	-	-	47	67	1	I/O	I	-	PXWE2R
XTAL	-	-	48	68	1	I/O	O	-	PXWE2R
OSC32K_XI	-	-	5	5	1	I/O	I	-	PVDD1ANPR
OSC32K_XO	-	-	4	4	1	I/O	O	-	PVDD1ANPR
CLKOUT	INT1[0]	-	17	27	1	I/O	O	-	PBCUL16R
RESET (2)									
RESET#	-	-	16	25	1	-	I	PullUp	PISUR
RSTOUT	INT1[6]	-	-	26	1	I/O	O	-	PBCUL16R
CAN (2)									
CANRX	INT2[7]	-	23	33	1	I/O	I	PullUp	PBCUL16R
CANTX	INT2[6]	-	22	32	1	I/O	O(H)	-	PBCUL16R
EBI (20)									
EBI_CS#*6	TFT_PCLK	INT1[5]	36	54	1	I/O	O(H)	-	PBCU24R
EBI_RS	TFT_DE	INT1[1]	35	53	1	I/O	O(L)	-	PBCU24R
EBI_RD#	TFT_HS	INT1[4]	33	51	1	I/O	O(H)	-	PBCU24R
EBI_WR#	TFT_VS	INT1[2]	34	52	1	I/O	O(H)	-	PBCU24R
EBI_D[15]	TFT_RGB[15]	GPIO_D[15]	25	35	1	I/O	I	PullUp	PBCU24R
EBI_D[14]	TFT_RGB[14]	GPIO_D[14]	26	36	1	I/O	I	PullUp	PBCU24R
EBI_D[13]	TFT_RGB[13]	GPIO_D[13]	27	37	1	I/O	I	PullUp	PBCU24R
EBI_D[12]	TFT_RGB[12]	GPIO_D[12]	28	38	1	I/O	I	PullUp	PBCU24R
EBI_D[11]	TFT_RGB[11]	GPIO_D[11]	29	39	1	I/O	I	PullUp	PBCU24R
EBI_D[10]	TFT_RGB[10]	GPIO_D[10]	30	40	1	I/O	I	PullUp	PBCU24R
EBI_D[9]	TFT_RGB[9]	GPIO_D[9]	31	41	1	I/O	I	PullUp	PBCU24R
EBI_D[8]	TFT_RGB[8]	GPIO_D[8]	32	42	1	I/O	I	PullUp	PBCU24R

引脚名称	复用信号 1	复用信号 2	脚位		Qty.	Dir	Default Dir *2	Pullup *3	IO Type *4
			LT168A	LT168B					
EBI_D[7]	TFT_RGB[7]	GPIO_D[7]	-	43	1	I/O	I	PullUp	PBCU24R
EBI_D[6]	TFT_RGB[6]	GPIO_D[6]	-	44	1	I/O	I	PullUp	PBCU24R
EBI_D[5]	TFT_RGB[5]	GPIO_D[5]	-	45	1	I/O	I	PullUp	PBCU24R
EBI_D[4]	TFT_RGB[4]	GPIO_D[4]	-	46	1	I/O	I	PullUp	PBCU24R
EBI_D[3]	TFT_RGB[3]	GPIO_D[3]	-	47	1	I/O	I	PullUp	PBCU24R
EBI_D[2]	TFT_RGB[2]	GPIO_D[2]	-	48	1	I/O	I	PullUp	PBCU24R
EBI_D[1]	TFT_RGB[1]	GPIO_D[1]	-	49	1	I/O	I	PullUp	PBCU24R
EBI_D[0]	TFT_RGB[0]	GPIO_D[0]	-	50	1	I/O	I	PullUp	PBCU24R
Power Supply									
VDD33	-	-	45	21, 65	2	P	-	-	PVDD2R
VDD12	-	-	46	66	1	P	-	-	PWR
AVDD	-	-	10	14	1	P	-	-	PVDD1ANPR
VBAT	-	-	3	3	1	P	-	-	PWR
VSS	-	-	49*7	69*7	1	G	-	-	PWR
AVSS	-	-	-	15	1	G	-	-	PWR

提示：

1. 红色信号为复用信号中默认的引脚名称。
2. "Default Dir" i 是指复位后的驱动方向。 "I" 代表输入， "O" 代表输出， "O (H)" 代表输出高， "O (L)" 代表输出低， "HiZ" 代表输入和输出全部禁用，上拉/下拉电阻也被禁用。
3. 当信号被程序设计为输出时，所有上拉和下拉电阻都是断开。
4. 输出的 I/O 驱动：
 - PBCU24R = CMOS Tri-state output pad with controllable input and controllable pull-up,
 - PBCUL16R = CMOS Tri-state output pad with controllable input and controllable pullup and limited slew rate,
 - PBCD24R = CMOS Tri-state output pad with enable controlled input and enable controlled pull down,
 - PISUR = schmitt trigger enable controlled input pad with pull-up,
 - PVDD1ANPR = VDD analog PAD with digital power domain,
 - PXWE2R = Crystal oscillator with internal resistor and active high enable,
 - PVDD2R = VDD power pad for I/O post driver,
 - The suffix of cell means the drive strength and x can be 2, 16 and 24. For example, PBCU24R means the drive strength is 24mA.
5. 这些 QSPIO 信号直接连接到芯片内部 SPI 闪存。
6. EBI Bus 的控制信号线为专用的硬件接口，不能用其他 GPIO 引脚替代。
7. 这是 LT168 的背面散热焊盘，它必须直接接地 (VSS/GND) 。

2.3. 信号说明

本章节提供引脚信号的简要说明，有关更多详细信息，请参阅特定模块部分。

表 2-2：引脚信号说明

信号名称	引脚号		引脚说明
	LT168A	LT168B	
串口模块信号 0 (Serial Communications Interface – 0 , SCI0)			
RXD0	19	29	SCI 接收数据 该信号用于 SCI0 接收器数据输入，当未配置为接收器操作时，也可用于 GPIO (INT2[1]) 信号。
TXD0	18	28	SCI 传输数据 该信号用于 SCI0 发送器数据输出，当未配置为发送器操作时，也可用于 GPIO (INT2[0]) 信号。
串口模块信号 1 (SCI1)			
RXD1	21	31	SCI 接收数据 该信号用于 SCI1 接收器数据输入，当未配置为接收器操作时，也可用于 GPIO (INT2[3]) 信号。
TXD1	20	30	SCI 传输数据 该信号用于 SCI1 发送器数据输出，当未配置为发送器操作时，也可用于 GPIO (INT2[2]) 信号。
串口模块信号 2 (SCI2)			
RXD2	44	64	SCI 接收数据 该信号用于 SCI2 接收器数据输入，当未配置为接收器操作时，也可用于 GPIO (INT2[5]) 或 PGMCK 信号。
TXD2	37	57	SCI 传输数据 该信号用于 SCI2 发送器数据输出，当未配置为发送器操作时，也可用于 GPIO (INT2[4]) 或 PGMIO 信号。
CAN Bus 模块信号			
CANRX	23	33	Can Bus 接收数据 该引脚是来自 CANBus 收发器的接收引脚。显性状态由逻辑电平 “0” 表示。隐性状态由逻辑电平 “1” 表示。 当未配置为 Canbus 操作时，此信号也可用于 GPIO (INT2[7]) 信号。

信号名称	引脚号		引脚说明
	LT168A	LT168B	
CANTX	22	32	<p>Can Bus 传输数据 该引脚是 CANBus 收发器的发送引脚。显性状态由逻辑电平“0”表示。隐性状态由逻辑电平 “1” 表示。 当未配置为 Canbus 操作时, 该信号也可用于 GPIO (INT2[6]) 信号。</p>

RGB 显示屏接口信号

这些信号仅适用于 LT168B, 用来驱动 RGB 接口型的 LCD 屏。

TFT_PCLK	-	54	TFT LCD 屏幕扫描时钟信号 屏幕扫描时钟信号连接至通用的 RGB 屏驱动接口讯号。
TFT_HS	-	51	TFT LCD 水平同步信号 水平同步信号 TFT_HS 连接至通用的 RGB 屏接口讯号, 用来表示显示画面上一条水平线 (Line) 的开始。
TFT_VS	-	52	TFT LCD 垂直同步信号 垂直同步信号 TFT_VS 连接至通用的 RGB 屏接口讯号, 用来表示显示画面上一帧 (Frame) 图片的开始。
TFT_DE	-	53	TFT LCD 屏幕数据使能 此信号为连接至通用 RGB 屏接口的数据有效或数据使能信号。
TFT_RGB[15:0]	-	35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50	TFT LCD 屏幕 RGB 数据 这些是连接至通用 RGB 屏接口的红色、绿色和蓝色数据输出信号。

外部总线 (External Bus Interface, EBI) 信号

外部总线接口负责控制内部总线和外部 MCU 显示屏间的信息传输。LT168A 支持 8 位 EBI, LT168B 支持 8 位或 16 位 EBI。

EBI_CS#	36	54	EBI 片选信号 (8080 MCU 屏片选信号) LT168 提供外部总线接口 (External Bus Interface (EBI)) 来驱动 8080 MCU 接口的 LCD 显示面板, 该信号是外部总线接口的片选信号。也就是当使用 8/16Bit 并口的 MCU 屏时, 此信号为 LT168 对外部 8/16Bit MCU 屏的片选控制信号。
EBI_RS	35	53	EBI 寄存器选择信号 当使用 8/16Bit 并口的 MCU 屏时, 此信号连接到 MCU 屏 RS 或 A0 信号。

信号名称	引脚号		引脚说明
	LT168A	LT168B	
EBI_RD#	33	51	EBI 数据读取控制信号 当使用 8/16Bit 并口的 MCU 屏时，此信号为 LT168 对外部 8/16Bit MCU 屏的数据读取控制信号。
EBI_WR#	34	52	EBI 数据写入控制信号 当使用 8/16Bit 并口的 MCU 屏时，此信号为 LT168 对外部 8/16Bit MCU 屏的数据写入控制信号。
EBI_D[15:8]	25, 26, 27, 28, 29, 30, 31, 32	35, 36, 37, 38, 39, 40, 41, 42	EBI 高位数据信号 当使用 16Bit 并口的 MCU 屏时，这些信号为 LT168 对外部 16Bit MCU 屏的数据 Bit15~Bit8 传输信号。当使用 8Bit 并口的 MCU 屏时，这些信号为 LT168 对外部 8Bit MCU 屏的数据 Bit7~Bit0 传输信号。
EBI_D[7:0]	-	43, 44, 45, 46, 47, 48, 49, 50	EBI 低位数据信号 当使用 16Bit 并口的 MCU 屏时，这些信号为 LT168B 对外部 16Bit MCU 屏的数据 Bit7~Bit0 传输信号。
USB 控制信号			
DP	1	1	USB 数据端 (Positive) 此为 USB 数据端 DP 的信号。LT168 可以透过 USB 接口更新内部 MCU 程序及外接 SPI Flash 内的数据。
DM	2	2	USB 数据端 (Negative) 此为 USB 数据端 DM 的信号。
I2C 控制信号			
SCL	-	56	I2C 时钟 该信号用于 I2C 时钟线信号，当未配置为接收器操作时，也可用于 GPIO 信号。
SDA	-	55	I2C 数据 该信号用于 I2C 数据线信号，当未配置为发送器操作时，也可用于 GPIO 信号。
四线 SPI 串口模块信号 0 (QSPI0)			
QSPI0 专用于芯片内部的闪存，这些信号已经直接连接到内部 QSPI 内存。			
QSOIO0[3:0]	-	-	QSPI0 输入/输出 这些信号是 QSPI0 在主模式下的数据输出或输入。
QSCS0#	-	-	QSPI0 片选输出 该信号是 QSPI0 在主模式和低电平有效模式下的片选信号。

信号名称	引脚号		引脚说明
	LT168A	LT168B	
QSCK0	-	-	QSPI0 时钟输出 该信号是 QSPI0 在主模式下的串行时钟输出。
四线 SPI 串口模块信号 1 (QSPI1)			
QSIO1[3:0]	42, 41, 40, 39	62, 61, 60, 59	QSPI1 输入/输出 这些信号是 QSPI1 在主模式下的数据输出或输入。
QSCS1#	38	58	QSPI1 片选输出 该信号是 QSPI1 在主模式和低电平有效模式下的片选信号。
QSCK1	43	63	QSPI1 时钟输出 该信号是 QSPI1 在主模式下的串行时钟输出。
四线 SPI 串口模块信号 2 (QSPI2)			
QSIO2[3:0]	-, -, 14, 13	22, 20, 19, 18	QSPI2 输入/输出 这些信号是 QSPI2 在主模式下的数据输出或输入。 当未配置为 QSPI2 时，这些信号也可用于 PWM1[1]、 PWM1[0]、PWM0[3]和 PWM0[2] 。
QSCS2#	11	16	QSPI2 片选输出 该信号是 QSPI2 在主模式和低电平有效模式下的片选信号。 当未针对 QSPI2 进行配置时，该信号也可用于 PWM0[0]。
QSCK2	12	17	QSPI2 时钟输出 该信号是 QSPI2 在主模式下的串行时钟输出。 当未针对 QSPI2 进行配置时，该信号也可用于 PWM0[1]。
EPORT 模块 0 信号			
INT0[7:0]	9, 8, 7, 6, -, -, -, -	13, 11, 9, 7, 12, 10, 8, 6	中断输入 / GPIO 输出入 这些双向信号可用作外部中断源或 GPIO 使用。 当未为中断源或 GPIO 配置时，这些信号也可用于 AIN[7: 0]。
EPORT 模块 1 信号			
INT1[7:0]	24, -, 36, 33, -, 34, 35, 17	34, 26, 54, 51, -, 52, 53, 27	中断输入 / GPIO 输出入 这些双向信号可用作外部中断源或 GPIO 使用。
PWM 模块 0 信号			
PWM0[3:0]	14, 13, 12, 11	19, 18, 17, 16	这些输出信号可用作 PWM 0 输出或 GPIO 使用。
PWM 模块 1 信号			

信号名称	引脚号		引脚说明
	LT168A	LT168B	
PWM1[3:0]	15, -, -, -	24, 23, 22, 20	这些输出信号可用作 PWM 1 输出或 GPIO 使用。
ADC 模拟信号输入			
AIN[7:0]	9, 8, 7, 6, -, -, -, -	13, 11, 9, 7, 12, 10, 8, 6	模拟信号输入 这些模拟信号用作 ADC 模拟输入通道。 当未配置为模拟输入时，这些信号也可用于 INT0[7: 0]。
程序烧录信号			
PGMCK	44	64	程序烧录时钟 该输入信号是用于对内部闪存进行程序烧录时的时钟信号。
PGMIO	37	57	程序烧录数据 该输入信号是用于对内部闪存进行程序烧录时的数据信号。
时钟信号			
EXTAL	47	67	系统时钟信号源 此引脚连接至外部 12Mhz 晶振
XTAL	48	68	系统时钟信号源 此引脚连接至外部 12Mhz 晶振
OSC32K_XI	5	5	RTC 晶振输入 此引脚连接至外部 32.768Khz 晶振。
OSC32K_XO	4	4	RTC 晶振输出 此引脚连接至外部 32.768Khz 晶振。
CLKOUT	17	27	系统时钟信号输出 该输出信号反映内部系统时钟。 当未配置为时钟输出时，此信号也可用于 INT1[0]。
复位输入信号			
RESET#	16	25	复位输入信号 当 RESET# = 0 时，将对内部 MCU 产生复位动作，除了少数由 POR 才能复位的寄存器外，大多数由 MCU 控制的寄存器将回复到默认值。
RSTOUT	-	26	复位输出信号 该输出信号指示内部复位控制器已在对芯片进行复位。 0 = 芯片处于复位状态 1 = 芯片未复位状态 当未配置为复位输出时，该信号也可用于 INT1[6]。

信号名称	引脚号		引脚说明
	LT168A	LT168B	
电源与接地信号			
VDD33	45	21, 65	3.3V 电源输入 供给 I/O 与 LDO 的电源
VDD12	46	66	1.2V LDO 电源输出 (Core) 供内核数字电路的电源, 此引脚必须外接一个 1uF 和一个 0.1uF 滤波电容到地。
AVDD	10	14	3.3V ADC 等仿真电路的电源输入
VBAT	3	3	RTC 电源输入 独立的 RTC 电源 (电池) 输入
VSS	49 ⁽¹⁾	69 ⁽¹⁾	GND 接地
AVSS	-	15	模拟元件 GND 接地

提示(1): 这是散热焊盘 (Thermal Pad Zone) 必须接到 VSS 或是 GND 。在做 PCB 布局时需要特别注意焊盘的焊接面设计, 详细请参考第 7.3 节的说明。

2.4. LT168A 与 LT168B 之比较

表 2-3: LT168 比较表

功 能		LT168A	LT168B
项 目	说 明		
TFT LCD 屏	RGB 接口	--	V (480*480 max)
	16bit 8080 接口	--	V (800*480 max)
	8bit 8080 接口	V (480*320 max)	V (480*320 max)
	QSPI 接口	--	V
MCU 内核、内存	内核	32-bits RISC	32-bits RISC
	速度	200MHz	200MHz
	Flash 容量	512KB	2MB
	SRAM 容量	256KB	256KB
	显存 ^(*1) 容量	512KB	512KB
	外接 PSRAM 显存扩展	--	V
其他模块接口	Uart 接口	V (x3)	V (x3)
	SPI 接口	V (x1)	--
	QSPI 接口	V (x1)	V (x2)
	USB 2.0	V	V
	SD 卡	V	V
	PWM 输出	V (x5)	V (x8)
	Can Bus	V (x1)	V (x1)
	ADC 输入	V (x4)	V (x8)
	RTP 接口	V	V
	CTP I2C 接口	V	V
	GPIO 接口	V (x10)	V (x19)
	RTC 时钟	V	V
应用与升级	UI_Editor-II	V	V
	UI_Emulator-II	V	V
	USB 口升级	V	V
	Uart 口升级	V	V
	SD 卡升级	V	V
	二次开发	V	V
电源与封装	电源	3.3V	3.3V
	封装	QFN-48	QFN-68

提示^(*1): 显存 RAM 可作为普通 SRAM 使用，这也意味着最大支持的 SRAM 高达 768KB。

3. 硬件接口

3.1. 主控端 MCU 通讯接口

LT168 和主控 MCU 的通讯模式是透过 UART 接口，两边的 UART 接口 TX 及 RX 必须交叉对接，参考下图所示。如果连接的距离很长还需要增加 RS232 驱动芯片，以避免信号衰减影响通讯。串口通讯的软件设置和通讯协议可参考乐升半导体的的串口屏应用手册 (UI_Editor-II_CH_Vxx.pdf)。




图 3-1：LT168 的串口和主控 MCU 的通讯

3.2. TFT LCD 屏的控制接口

LT168 提供了一个外部总线接口 (External Bus Interface, EBI)，用于驱动并行 8080 接口的 TFT 面板。该并行接口的数据总线为 8 位或 16 位。其中 LT168A 提供 8 位的 8080 并行接口，可与 8 位 8080 接口的 TFT 屏连接，参考原理图如下图 3-2，LT168B 提供 16 位的 8080 并行接口，可与 16 位 8080 接口的 TFT 屏连接，通常使用 16 位 8080 接口的 TFT 屏可以达到更快的显示刷新速度，这种接口的 TFT 屏 LT168B 最高可以支持到 800x480 的分辨率，参考原理图如下图 3-3 所示：




图 3-2：LT168A 与 8 位 8080 并行接口的 TFT 屏连接




图 3-3: LT168B 与 16 位 8080 并行接口的 TFT 屏连接

LT168B 也提供 RGB 的 LCD 接口模式，可与分辨率在 480x480 (含) 以下的 RGB 接口 TFT 屏连接，参考原理图如下图所示。图中的外接 PSRAM 是预留用做显存数据暂存区，如果要实现更丰盛的显示效果如图片迭加等功能，可以选择增加此外接 PSRAM 芯片。




图 3-4: LT168B 与 RGB 接口的 TFT 屏连接

表 3-1: LT168B 是否外加 PSRAM 的显示功能差异

分辨率	RGB 480 x 272		RGB 480 x 480		8/16bit MCU 800 x 480	
	不加 PSRAM	外加 PSRAM	不加 PSRAM	外加 PSRAM	不加 PSRAM	外加 PSRAM
串口功能						
页面缓冲刷新	支持	支持	不支持	支持	不支持	支持
Png/叠加显示限制大小	480 x 272	480 x 272	200 x 200	480 x 480	320 x 320	800 x 480
显示页面 ZIP 压缩	不支持	支持	不支持	支持	不支持	不支持
画面滑动功能	不支持	支持	不支持	支持	不支持	不支持

LT168B 提供两组 QSPI，可与 QSPI 接口的 TFT 屏连接，参考原理图如下图所示：




图 3-5: LT168B 与 QSPI 接口的 TFT 屏连接

3.3. QSPI 接口

LT168 有两组 QSPI 的接口，一组是用来连接外部的 QSPI Flash，这个外部的 Flash 是被用做储存显示图片、动画、文字和其他信息。当 LT168 收到主控经由 Uart 接口发送过来的串口指令，它会根据指令从 QSPI Flash 提取图片或者其他显示相关信息，和传输 LCD 屏的数据。这些数据可以在 SPI FLASH 中通过 USB 端口连接电脑软件更新（参考串口屏应用手册），参考原理图如下图所示。另外一组 QSPI 可以连接其他的 QSPI 元件，或是上一节提到的 QSPI 屏。




图 3-6: LT168 连接 QSPI Flash 原理图

3.4. LCD 触控屏接口

LT168 有一个 ADC 输入模块和 I2C 的控制电路，可以直接与外部 LCD 上面的触控屏连接，参考原理图如下：




图 3-7: LT168 连接到电阻触控屏




图 3-8: LT168 连接到电容触控屏

3.5. 时钟信号源接口

LT168 需要一个外部的 12MHz 晶振作为内部的系统时钟和 USB 的时钟来源，参考原理图如下：




图 3-9：外部的 12MHz 晶振原理图

3.6. LCD 背光控制接口

LT168 使用 PWM1[3] 来提供一个背光控制的信号 - "BL_PWM"，可以用来控制 TFT LCD 屏的背光或是背光的升压电路，参考原理图如下两个范例：




图 3-10：TFT LCD 背光控制参考原理图 - 1




图 3-11: TFT LCD 背光控制参考原理图 - 2

3.7. Can Bus 接口

LT168 支持 Can Bus 协议，提供一组 Can Bus 接口，再经过一个 Can Bus 驱动芯片与外部通讯，参考原理图如下：




图 3-12: Canbus 驱动原理图

3.8. 声音输出接口

LT168 可以用 PWM1[2] 来提供声音输出信号 - "HORN"，再经过一个简易的三级管放大电路推动喇叭，参考原理图如下：




图 3-13：声音输出参考原理图

3.9. RTC (Real Time Clock) 的时钟源与电源

LT168 内部有 RTC (Real Time Clock) 时钟模块，如果使用这个 RTC 时钟，需要提供一 32.768KHz 的晶振电路，RTC 是独立供电，如果在外部电源关闭时仍保持 RTC 继续运行可以加上一外部电池电源，参考原理图如下：




图 3-14：RTC 时钟源与外部电池电源的参考原理图

3.10. 复位 (Reset)

LT168 的硬件复位来源有 2 种，2 种复位都会经过内部时钟做同步处理：

- 电源开启复位 (Power on Reset)
- 外部复位输入信号 (External Reset Pin, RESET#)




图 3-15：外部复位参考原理图

在工业应用或使用电池供电环境时，为避免电源波动导致内部复位不稳定建议增加专用复位芯片电路（如下图所示）：




图 3-16：外加专用复位芯片参考原理图

3.11. USB 接口

LT168 提供一个从机的 USB 功能。透过 USB 接口可以用专用 PC 电脑软件更新 LT168x 内部 MCU 程序及外接 SPI Flash 内的数据，详细操作模式请参考乐升半导体的串口屏应用手册 (UI_Editor-II_CH_Vxx.pdf)。




图 3-17: LT168 连接到 USB 端口的应用电路

3.12. SPI/Uart 扩展接口

除了 TFT 串口屏的必要引脚外，LT168 还可以提供一些引脚供外部 SPI/QSPI 组件，其中 QSPI2 若接上 QSPI PSRAM (Pseudo SRAM) 可以用来暂存显示图片素材或数据，方便 MCU 进行图片迭加及大量的数据处理。其余的 Uart 串口可供给 Uart 串口通讯 (SCI 接口) 的组件，如 WiFi 模块、蓝牙模块等，参考原理图如下：




图 3-18: 额外的 SPI、Uart 接口参考原理图

4. 内存与寄存器配置

4.1. 简要说明

LT168 的内建/外部内存、寄存器包括：

- 最高 128M Bytes 的外部 QSPI Flash 闪存空间
- 内建 512K Bytes (LT168A) 或是 2M Bytes (LT168B) QSPI Flash 闪存
- 8K Bytes 内部 Boot ROM
- 768K Bytes 内部静态 SRAM
 - 系统 RAM：前 256K Bytes，地址由 0x00800000 开始
 - 显存 RAM：后 512K Bytes，地址由 0x00840000 开始
- 各模块内部寄存器

4.2. 地址配置图




图 4-1：地址配置图

表 4-1：硬件模块与寄存器地址的配置图

配置地址	最大区块	硬件模块
0x4000_0000	64Kbyte	Direct Memory Access Controller (DMAC)
0x4001_0000	64Kbyte	Chip Configuration Module (CCM)
0x4002_0000	64Kbyte	Reset Control Module (RCM)
0x4003_0000	64Kbyte	Clock and Power Control Module (CLKPWRM)
0x4004_0000	64Kbyte	Programmable Interrupt Timer 0 (PIT0)
0x4005_0000	64Kbyte	Programmable Interrupt Timer 1 (PIT1)
0x4006_0000	64Kbyte	Programmable Interrupt Timer 2 (PIT2)
0x4007_0000	64Kbyte	Programmable Interrupt Timer 3 (PIT3)
0x4008_0000	64Kbyte	Serial Communication Interface 1 (SCI1)
0x4009_0000	64Kbyte	Serial Communication Interface 0 (SCI0)
0x400A_0000	64Kbyte	Analog Comparator 0 (COMP0)
0x400B_0000	64Kbyte	Analog Comparator 1 (COMP1)
0x400C_0000	64Kbyte	Serial Communication Interface 2 (SCI2)
0x400D_0000	64Kbyte	Pulse Width Modulator 0 (PWM0)
0x400E_0000	64Kbyte	Pulse Width Modulator 1 (PWM1)
0x400F_0000	64Kbyte	Edge Port Module 0 (EPORT0)
0x4010_0000	64Kbyte	Edge Port Module 1 (EPORT1)
0x4011_0000	64Kbyte	Analog-to-Digital Convertor (ADC)
0x4012_0000	64Kbyte	Efuse Control Module (EFM) and Option Byte (OPB)
0x4013_0000	64Kbyte	WatchDog Timer (WDT)
0x4014_0000	64Kbyte	Real Time Controller (RTC)
0x4015_0000	64Kbyte	Inter-Integrated Circuit (I2C)
0x4016_0000	64Kbyte	USB2.0 Full-Speed Device Controller (USBC)
0x4017_0000	64Kbyte	Crossbar Switch (XBAR)
0x4018_0000	64Kbyte	External Bus Interface (EBI)
0x4019_0000	64Kbyte	CACHE Module (CACHEM)
0x401A_0000	64Kbyte	RGB Controller (RGBC)
0x401B_0000	64Kbyte	Blender Controller (BLDC)
0x401C_0000	64Kbyte	CANBus Controller (CANBC)
0x401D_0000	64Kbyte	Edge Port Module 2 (EPORT2)
0x6000_0000	64Kbyte	Synchronous Serial Interface 0 (SSI0) - QSPI0
0x7000_0000	64Kbyte	Synchronous Serial Interface 1 (SSI1) - QSPI1
0x8000_0000	64Kbyte	Synchronous Serial Interface 2 (SSI2) - QSPI2
0xE000_0000	4Kbyte	Embedded Interrupt Controller (EIC)
0xE000_1000	4Kbyte	Embedded Programmable Timer (EPT)

提示：详细寄存器配置请参考完整规格书。

5. 电气特性

5.1. 极限参数

表 5-1：电气极限参数表

符号	参数描述	参数范围	单位
V_{DD33}	电源电压	-0.5 ~ 4.6	V
V_{IN}	逻辑输入电压	-0.5 ~ $V_{DD33}+0.5$	V
V_{OUT}	逻辑输出电压	-0.5 ~ $V_{DD33}+0.5$	V
P_D	最大功耗	≤ 300	mW
T_{OPR}	工作温度范围	-40 ~ 105	°C
T_{JT}	工作结温范围	-40 ~ 125	°C
T_{ST}	储存温度范围	-55 ~ 150	°C
T_{SOL}	最高焊接温度	260	°C

提示：最大极限值是指超出该工作范围时，芯片有可能损坏。推荐工作范围是指在该范围内，器件功能正常，但并不完全保证满足个别性能指针。电气参数定义了器件在工作范围内并且在保证特定性能指针的测试条件下的直流和交流电参数规范。对于未给定上下限值的参数，本规范不予保证其精度，但其典型值合理反映了器件性能。

5.2. DC 电气参数

表 5-2：IO 电气参数表(3.3V)

项目	符号	最小值	典型值	最大值	单位
工作电压	V_{DD33}	2.97	3.3	3.63	V
输入高电位	V_{IH}	2.0	-	$V_{DD33}+0.3$	V
输入低电位	V_{IL}	-0.3	-	0.8	V
输出高电位	V_{OH}	2.4	-	V_{DD33}	V
输出低电位	V_{OL}	0	-	0.4	V
输入漏电流	I_{IN}	-	-	1	uA
上拉电阻	RPU	33	41	62	KΩ
下拉电阻	RPD	33	42	68	KΩ

表 5-3: 电源特性

项目	符号	最小值	典型值	最大值	单位
芯片电源	VDD33	2.97	3.3	3.63	V
ADC 工作电压	AVDD	2.97	3.3	3.63	V
内核工作电压 (LDO O/P)	VDD12	1.1	1.2	1.3	V
RTC 工作电压	VBAT	2.7	3.3	3.6	V

5.3. ESD 保护规格

表 5-4: ESD 保护规格

ESD 项目	符号	最大值	单位	参考标准
Human Body Model	HBM	4,000	V	ANSI/ESDA/JEDEC JS-001-2017
Machine Model	MM	200	V	JEDEC JESD22-A115C-2010
Charged Device Model	CDM	800	V	ANSI/ESDA/JEDEC JS-002-2022
Latch Up	LU	200	mA	JEDEC JESD78F.01-2022, @105°C

提示: 在进行人工焊接时建议人员与设备要做防静电处理, 如适当的温湿度环境、焊接设备接地、防静电工作台、及焊接人员戴防静电手腕带等等。

5.4. VDD 上电时序

LT168 使用时必须注意 VDD 的上电 (Power Up) 要求, 在上电时 VDD33 必须在低电压 (V_L) 维持至少 400ms 以上的等待时间 (T_{WAIT}) , 同时 VDD33 由 V_L 到正常工作电压的上升时间 (T_R) 也不能太长, 必须在 500ms 内达正常的工作电压范围, 否则容易导致 LT168 内部的 MCU 无法正常启动。

表 5-5: VDD 上电 (Power Up) 特性

参数	符号	条件与说明	Min.	Nom.	Max.	单位
Rise Time	T_R	输入电压由 V_L 到正常工作电压的上升时间	-	-	500	ms
Wait Time	T_{WAIT}	Power On 之前 V_L 的保留时间	400	-	-	ms
VDD 输入电压	V_L	at $T=T_1$ on pin VDD33 (Power On 前的输入电压)	-	-	200	mV
VDD 输入电压	V_H	正常工作电压	2.97	3.3	3.63	V




图 5-1: VDD 上电要求时序图

6. 参考原理图




图 6-1: LT168A 接 8bit 8080 MCU 屏的参考原理图




圖 6-2: LT168A 接 SPI MCU 屏的参考原理图

LT168_BRFDS_CH / V2.1





图 6-3: LT168B 接 16bit 8080 MCU 屏的参考原理图



LT168_BRFDS_CH / V2.1




图 6-5: LT168B 接 QSPI 屏的参考原理图

7. 封装讯息

7.1. LT168A (QFN-48pin)




图 7-1: LT168A 外观尺寸图

表 7-1: LT168A 封装尺寸参数

Description		Symbol	Min.	Nom.	Max.
Total Thickness		A	0.80	0.85	0.90
Stand Off		A1	0	0.02	0.05
Mold Thickness		A2	--	0.55	--
L/F Thickness		A3		0.203 Ref	
Lead Width		b	0.15	0.2	0.25
Body Size	X	D		6 BSC	
	Y	E		6 BSC	
Lead Pitch		e		0.4 BSC	
EP Size	X	D2	3.7	3.8	3.9
	Y	E2	3.7	3.8	3.9
Lead Length		L	0.3	0.4	0.5
Lead Tip to Exposed Pad Edge		K		0.7 Ref	
Package Edge Tolerance		aaa		0.1	
Mold Flatness		ccc		0.1	
Coplanarity		eee		0.08	
Lead Offset		bbb		0.07	
Exposed Pad Offset		fff		0.1	

提示: PCB 布局时, LT168A 背部的散热焊盘 (Thermal Pad Zone) 必须直接接地。

7.2. LT168B (QFN-68pin)




图 7-2: LT168B 外观尺寸图

提示: PCB 布局时, LT168B 背部的散热焊盘 (Thermal Pad Zone) 必须直接接地。焊盘的 PCB 布线
请参考 7.3 节的说明。

表 7-2: LT168B 封装尺寸参数

Symbol	Millimeter			Symbol	Millimeter		
	Min.	Nom.	Max		Min.	Nom.	Max
A	0.80	0.85	0.90	Ne	6.40BSC		
A1	-	0.02	0.05	L	0.35	0.40	0.45
b	0.15	0.20	0.25	K	0.20	-	-
b1	0.14REF			h	0.30	0.35	0.40
c	0.18	0.20	0.25	h1	0.04REF		
D	7.90	8.00	8.10	h2	0.10REF		
e	0.40BSC			D2	5.39	5.49	5.59
Nd	6.40BSC			E2	5.39	5.49	5.59
E	7.9	8.0	8.10				

7.3. 芯片接地焊盘的 PCB 设计

LT168 采用 QFN 封装，芯片背部为接地（GND）的散热焊盘，为了达到更好的散热与降低焊接风险，在 PCB Layout 时建议把 LT168 底部焊盘的 PCB 铜箔面分割为四个或是多个小的焊接面（方形或是圆形），并且各焊接面之间的间隔设置在~0.8mm，避免 PCB 使用相同甚至大于 LT168 焊盘大小的完整焊接面而造成焊接不全，或是在焊接冷却后 PCB 与芯片焊盘拉扯导致芯片变形及接触不良。正确的 PCB 焊盘布局如下图 2 个 LT168B 范例，中间浅黄色区是 LT168 底部的接地焊盘，灰色区是 PCB 接地小焊盘（焊接面），每个焊盘过孔接地 1~2 个既可。




图 7-3: LT168B 底部焊盘 PCB 的设计建议-1




图 7-4: LT168B 底部焊盘 PCB 的设计建议-2